

تصميم دائرة جامع طارح كامل باستخدام تقنية النقاط الكمومية

* م. يانا غانم

* م. رنيم الابراهيم

(تاريخ الإيداع ٢٠٢٣/٨/١٦ . قيل للنشر في ٢٠٢٣/١٠/٢٦)

□ ملخص □

تعاين أغلب الشرائح الالكترونية الحالية المبنية باستخدام تقنية CMOS من القيود التي تفرضها زيادة تعقيد العمليات المطلوبة وبالتالي زيادة عدد العناصر على الشريحة، ومن هذه القيود التأثيرات الكمومية والسلوك غير المحدد للتيارات الصغيرة، لذا برزت أهمية البحث عن تقنيات جديدة لتحل محل تقنية CMOS. قمنا في هذا البحث باقتراح تصميمين جديدين لدائرة الجامع / الطارح الكامل باستخدام تقنية أتمتة النقاط الكمومية، وهي إحدى الخيارات النانوية الحديثة القادرة على تجاوز المشكلات التي تعاني منها تقنية CMOS، أحد هذين التصميمين المقترحين- باستخدام هذه التقنية- وحيد الطبقة والآخر متعدد الطبقات. **الكلمات المفتاحية:** الحوسبة الكمومية- تكنولوجيا النانو- النقاط الكمومية- دائرة الجامع الطارح الكامل .

*مهندسة - كلية هندسة تكنولوجيا المعلومات والاتصالات- قسم هندسة النظم الحاسوبية والالكترونية- جامعة طرطوس - سورية.
*قائم بالأعمال - كلية هندسة تكنولوجيا المعلومات والاتصالات- قسم هندسة النظم الحاسوبية والالكترونية- جامعة طرطوس - سورية.

Design of full adder-subtractor circuit using quantum dots nanotechnology

Eng.yana ghanem*
Eng. Ranim Alibraheem*

(Received 16/8/2023 . Accepted 26/10/2023)

□ ABSTRACT

Most of the current electronic chips built using CMOS technology suffer from the limitations imposed by the increased complexity of the required operations and thus the increased in the number of the elements on the chip ,this limitations include quantum effects and the indeterminate behavior of small currents.

In this research ,we have proposed two designs of full adder\ subtractor circuits using quantum dot cellular automata technology , one of the two proposed designs is single-layer and the other is multi-layer.

Keywords: Nanotechnologies -Quantum dots-Full adder subtractor -Quantum computing.


*Engineer- Faculty Of ICTE - Department of CESE - Tartus University -Syria .

*Academic Assistant- Faculty Of ICTE - Department of CESE - Tartus University -Syria .

١ - مقدمة:

على الرغم من كون تقنية CMOS الحالية هي الأساس الذي تبنى عليه معظم الأجهزة الإلكترونية الحالية، إلا أن اقتراب هذه التقنية من حدودها النهائية نتيجة للقيود التي تواجهها عملية تصغير الترانزستورات كتكاليف الطباعة والتأثيرات الكمومية ومحدودية السرعة (ضمن مجال GHZ)، قد عزز البحث باتجاه الأجهزة ذات المقياس النانوي، حيث تعد تقنية أتمتة النقاط الكمومية أحد الخيارات النانوية الواعدة نتيجة لميزاتها الهامة كالكثافة العالية والاستهلاك المنخفض للطاقة وسرعة التحويل العالية [1,2].

تم تصميم العديد من البوابات والدارات المنطقية باستخدام تقنية أتمتة النقاط الكمومية مثل الذواكر [3]، وحدات الحساب والمنطق [4] النواخب [5] والقلابات [6]. وكان هناك بعض التصميم السابقة لبوابة XOR :
 • تم في الدراسة [7] اقتراح نموذج لبوابة XOR ثلاثية المداخل منخفض المساحة موضح في الشكل (1).



الشكل(1): التصميم المقترح لبوابة XOR

ثم تم في الدراسة [8] تعديل بسيط على هذه البنية كما في الشكل (2).



الشكل(2): التعديل في البنية على التصميم المقترح لبوابة XOR ثلاثية الحالة في الدراسة [19].

تعتبر عملية الجمع والعملية المعاكسة لها (الطرح) الأكثر استخداماً في وحدات الحساب والمنطق للمعالجات وهي إحدى العناصر المقيدة للسرعة [9]، لذلك فقد حظيت عملية أمثلة دارات الجوامع/الطوارح اهتمام كبير، حيث تم اقتراح العديد من التصاميم لدارات الجمع/ الطرح باستخدام تقنية أتمتة النقاط الكمومية [10][22].

٢- أهداف البحث:


في هذا البحث سيتم اقتراح تصميمين جديدين لدارة الجامع / الطارح والهدف هو أمثلة عامل الكلفة الذي هو تابع لمعاملين هما التأخير والمساحة.

٣- طرائق البحث ومواده:

١-٣ النقاط الكمومية:


تم التعريف بتقنية النقاط الكمومية عام ١٩٩٣، حيث تتكون كل خلية كمومية مربعة من أربع نقاط كمومية في الزوايا الأربعة وكل منها عبارة عن جزيئة نانوية أو كريستالية (مصنوعة من المواد نصف الناقله مثل السيليكون) [11].

عندما تشحن الخلية بإلكترونين مثارين فإنهما يشغلان موقعين متقابلين قطرياً نتيجة لقوى تنافر كولون المتبادلة بينهما. حيث هذان الاستقطابان مساويان كهربائياً للحالة الأرضية للخلية ويستخدمان لتمثيل المنطق "0" والمنطق "1" حيث يمثل الاستقطاب $p=-1$ المنطق "0" ويمثل $p=1$ المنطق "1" كما هو موضح في الشكل (3) [12].




الشكل (3): استقطابي الخلية الموافقين للحالتين المنطقيتين 0,1.


إن البوابات الأساسية في تقنية أتمتة الخلايا الكمومية هما بوابتي الأكثرية (majority) [11] الشكل (٤)، و العكس [13] الشكل (٥)، تستخدم وظيفة الأكثرية للحصول على وظيفتي and و or بنتيبت أحد المداخل على القيمة 0 أو 1 على التوالي الشكل (6).



الشكل (4): بوابة الأكثرية majority بثلاث مداخل.




الشكل (5): بوابة العكس.




الشكل(6): بوابتي or, and باستخدام بوابة الأكثرية.

يمكن الحصول على السلك في تقنية أتمتة الخلايا الكوموية الشكل (7) عن طريق اصطافاف الخلايا الكوموية إلى جانب بعضها بعض [14]، فعندما نطبق قيمة على خلية الدخل تنتقل المعلومة الثنائية منها إلى الخلية المجاورة لخلية الدخل ثم إلى الخلية المجاورة لها وهكذا [12].



a)



b)


الشكل(7): السلك بتقنية أتمتة النقط الكوموية

٢-٣ المناطق الزمنية في أتمتة الخلايا الكوموية:

تتضمن الساعة في أتمتة النقاط الكوموية أربع مناطق زمنية ولكل منطقة زمنية أربعة أطوار يمكن تحديدها عن طريق التحكم بالحاجز الكوموي للخلية كما هو موضّح في الشكل (8) وهذه الأطوار هي [15]:

- طور التبديل (switch) : وفيه تزداد الحواجز الكوموية تدريجياً وتتأثر الخلية بالخلايا المجاورة لها التي تكون في مرحلة التشغيل (hold) بقوى تنافر كولون.
- طور التشغيل (hold) : تكون الحواجز الكوموية مستقرة وتؤثر الخلية في هذا الطور على الخلايا المجاورة لها والتي تكون في مرحلة التبديل
- طور الإفلات (release) : تنخفض الحواجز الكوموية بشكل تدريجي خلال هذا الطور لتعود الخلية إلى الحالة غير المستقطبة.

• طور الراحة (relax) : تصبح الحواجز الكوموية معدومة والخلية غير مستقطبة.



الشكل(8): المناطق الزمنية للساعة المستخدمة في أتمتة الخلايا الكوموية.


٣-٣ الجسور (Crossovers) :

يستخدم في بناء دارات QCA ثلاثة أنواع من الجسور لتجنب حدوث تقاطع بين الأسلاك وهذه الأنواع هي [17,16]:


- الجسر وحيد المستوى (coplanar crossover): وفيه تستخدم خلايا مدوّرة بدرجة 45° في نقاط التقاطع مع أسلاك QCA ذات الخلايا المنتظمة 90° بحيث تمر الإشارة في السلكين بدون حدوث تداخل ومع ذلك فإن هذه الطريقة تحتاج دقة كبيرة في تحديد الفارق في الزوايا بين النوعين من الخلايا، ويوضّح الشكل (9) الجسر وحيد المستوى .

- الجسر متعدد الطبقات (multilayer crossover): وفيه يتم إضافة طبقات إضافية لتمرير أحد السلكين بدون أن يتقاطع مع السلك الأخر ويوضّح الشكل (10) الجسر متعدد الطبقات.


- الجسر المنطقي (logical crossover): وفيه تستخدم خلايا ذات مناطق زمنية غير متتالية في السلكين بحيث يمنع ذلك انتشار أي من الإشارتين في السلك الأخر وهي أكثر الطرق الثلاثة موثوقية وتسامح للأخطاء ، ويوضّح الشكل (11) الجسر المنطقي حيث تنتشر الإشارة في السلك الأول (المنطقة الزمنية الأولى) بشكل مستقل عن الإشارة في السلك الثاني (المنطقة الزمنية الثالثة).



الشكل(9): الجسر وحيد المستوى في تقنية أتمّة النقاط الكمومية.



الشكل(10): الجسر متعدد الطبقات في تقنية أتمّة النقاط الكمومية.



الشكل(11): الجسر المنطقي في تقنية أتمتة النقاط الكمومية.


٣-٤ محاكي QCADesigner:

محاكي QCADesigner : هو أداة أوجدت خصيصاً لتصميم مخططات أتمتة خلايا النقاط الكمومية ودراسة أدائها واستخلاص خرجها وتسمح هذه الأداة بثلاثة أنواع مختلفة من المحاكاة للحصول على نتائج دقيقة و موثوقة، حيث تعرض نتائج محاكاة التصاميم بشكل مخططات بيانية. تم تطوير هذه الأداة للمرة الأولى في مختبرات جامعة Calgary في كندا، ويمكن تحميل هذا المحاكي QCADesigner2.0.3 من موقع جامعة [British Coloumbia,18,19].


٤- التصميم الكومبي لدارة الجامع الطراح الكامل:

٤-١ التصميم المقترح الأول:


ويوضح الشكل (12) دارة الجامع الكامل [20]، ويوضح الشكل (13) دارة الطراح الكامل [20]، ويوضح الشكل (14) دارة الجامع/الطراح الكامل حيث تم إضافة مدخل تحكم add/sub وإضافة بوابة XOR على مدخلي بوابتي and لدارة الجامع الكامل بحيث يحدد مدخل التحكم وظيفة بوابة XOR (تمرير المدخل الثاني للبوابة أو عكسه).



الشكل(12): دارة الجامع الكامل.




الشكل(13): دارة الطراح الكامل.



الشكل(14): دارة الجامع الطارح الكامل.

لتصميم دارة الجامع الطارح الكامل باستخدام تقنية أتمة النقاط الكمومية سنستخدم البنية متعددة الطبقات من أجل التوفير في المساحة وبالتالي تحسين تابع الكلفة ويوضح الشكل (15) توزع البوابات على الطبقات الثلاثة حيث تجنبنا بناء البوابة الواحدة على عدة طبقات.



الشكل(15): توزع البوابات في دارة الجامع الكامل على الطبقات الثلاثة للتصميم المقترح الأول باستخدام النقاط الكمومية إن البوابات الأساسية المستخدمة في دارة الجامع الطارح الكامل هي and ,or,xor . سنستخدم نفس النموذج للبوابة ثلاثية المداخل المقترحة في [8] للحصول على البوابة ثنائية المداخل بنتيبت أحد المداخل على القيمة 0 كما هو موضح في الشكل (16) وجدول الحقيقة (1).


الجدول(1): جدول الحقيقة لبوابة xor ثلاثية المداخل بعد تثبيت أحد المداخل على القيمة 0

A	B	C	Xor-2
0	0	0	0
0	1	0	1
1	0	0	1
1	1	0	0




الشكل (16): بوابة xor ثنائية المداخل بالاعتماد على التصميم المقترح في [20] للبوابة ثلاثية المداخل

بالنسبة لبوابتي and,or سنستخدم بوابة الأكثرية لتصميمهما ويوضح الشكل (17) التصميم المقترح بطبقاته الثلاثة باستخدام تقنية أتمتة النقاط الكمومية.



الشكل (17): التصميم المقترح الأول لدارة الجامع الطارح بطبقاته الثلاث a) الطبقة الأولى، b) الطبقة الثانية، c) الطبقة الثالثة

فيما يوضح الشكل (18) التصميم بالطبقات الثلاث معاً.



الشكل (18): التصميم الكومبي الكامل متعدد الطبقات المقترح لدارة الجامع الطارح الكامل

٤-٢ التصميم المقترح الثاني:

سنقوم في التصميم المقترح الثاني بإنجاز دارة طارح/جامع كامل بطبقة واحدة وبتكلفة أصغر حيث سننطلق في بناء التصميم من جدول الحقيقة لعمليتي الجمع والطرح الكاملتين (الجدول (2)).

الجدول(٢): جدول الحقيقة لدارة الجامع الطارح الكامل

A	B	C _{in}	Sum/Sub	Cout	Cborrow
0	0	0	0	0	0
0	0	1	1	0	1
0	1	0	1	0	1
0	1	1	0	1	1
1	0	0	1	0	0
1	0	1	0	1	0
1	1	0	0	1	0
1	1	1	1	1	1


إن البوابات الأساسية في الدارات المنطقية الحالية هي (and,or,xor,not) أما البوابتان الأساسيتان في تقنية النقاط الكمومية فهما الأكثرية والعكس لذلك اهتم البحث [21] بكتابة نوابغ (Carry-out, Borrow-out) باستخدام وظيفتي الأكثرية والعكس وتوصل إلى النتيجة التالية:

$$\text{Sum/Sub} = \text{Maj}(\overline{\text{Carry-out}}, \text{Borrow-out}, A)$$

$$\text{Borrow-out} = \text{Maj}(\overline{A}, B, C)$$

$$\text{Carry-Out} = \text{Maj}(A, B, C)$$

قمنا ببناء التصميم في طبقة واحدة باستخدام العلاقات المختصرة مع مراعاة تخفيض التأخير والمساحة عن طريق أمثلة عملية التوصيل واستخدام التصميم المثالي لبوابة XOR واستخدام بوابات الأكثرية) من أجل الوصول إلى تصميم فعال كما في الشكل (19) :



الشكل (19): التصميم الكومبي وحيد الطبقة المقترح لدارة الجامع الطراح الكامل

٥- النتائج والمناقشة:

٥- ١ محاكاة عملية الجمع للتصميم المقترح الأول :

محاكاة عملية الجمع قمنا بثبيت المدخل add/sub على القيمة "0" وقمنا بإعطاء قيم عشوائية لبقية المداخل كما هو موضَّح في الشكل (20).




الشكل (20): قيم المداخل لمحاكاة عملية الجمع للتصميم المقترح الأول


وبإجراء المحاكاة للتحقق من الوظيفة المنطقية (عملية الجمع) للتصميم المقترح كانت النتيجة كما في الشكل (21)، حيث نتيجة الجمع هي إشارة sum ونتيجة الحمل هي إشارة cout. إن الدخل في التصميم المقترح الشكل (17-18) يبدأ في المنطقة الزمنية الأولى للساعة (المنطقة الخضراء) في حين أن إشارتي الخرج توجدان في المنطقة الزمنية الثالثة لإشارة الساعة (المنطقة البيضاء) أي أن التأخير 0.75clk وينبغي أن نبدأ بقراءة إشارة الخرج بعد 0.75clk كما هو موضَّح في الشكل (22).

ويوضَّح الشكل (22) كيفية قراءة إشارة الخرج حيث قيمتي الدخلين في النبضة الأولى 0 وقيمة الحمل السابق 0 وبالتالي سيكون ناتج الجمع 0 والحمل الناتج 0 أما في النبضة الثانية فإن قيمة أحد الدخلين 1 والدخل الثاني 0

والحمل السابق 1 أي سيكون ناتج الجمع 0 والحمل 1 ، وينفس الآلية نتحقق من صحة إشارتي الخرج من أجل جميع قيم المدخل.



الشكل (21): نتيجة محاكاة عملية الجمع للتصميم المقترح الأول




الشكل (22): قراءة إشارة الخرج للتصميم المقترح الأول

٢-٥ محاكاة عملية الطرح للتصميم المقترح الأول:

لمحاكاة عملية الطرح قمنا بتثبيت المدخل $\overline{\text{add/sub}}$ على القيمة "1" وقمنا بإعطاء قيم عشوائية لبقية المدخل كما هو موضح في الشكل (23)، وإجراء هذه المحاكاة للتحقق من الوظيفة المنطقية (عملية الطرح) للتصميم المقترح كانت النتيجة كما هو موضح في الشكل (24).

<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	cin
<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	add sub
<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	A
<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	B

الشكل (23): قيم المدخل لمحاكاة عملية الطرح للتصميم المقترح الأول




الشكل (24): نتيجة محاكاة عملية الطرح للتصميم المقترح الأول

٣-٥ محاكاة عمليتي الجمع والطرح للتصميم المقترح الثاني:

في هذا التصميم فإن عمليتي الجمع والطرح تنتجان معاً حيث هناك مخرج خاص بالحمل ومخرج خاص بالاستعارة بالإضافة إلى مخرج الجمع/الطرح حيث التأخير 0.75clk ، ويوضح الشكل (25) قيم المداخل لاختبار التصميم في حين يوضح الشكل (26) نتيجة المحاكاة للتحقق من الوظيفة المنطقية للتصميم المقترح.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Active	Inputs
<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	c
<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	b
<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>	a

الشكل (25): قيم المداخل لاختبار التصميم المقترح الثاني لدارة الجامع/الطرح



الشكل (26): نتيجة محاكاة التصميم المقترح الثاني لدارة الجامع/الطرح

٥-٤ مقارنة بين التصميمين:

يوضّح الجدول التالي خصائص التصميم المقترحة السابقة لداره الجامع/الطارح (عدد الخلايا والتأخير والمساحة وعدد الطبقات) بالمقارنة مع تصميمينا المقترحين وبناءً على معرفة المساحة والتأخير قمنا بحساب علاقة الكلفة حيث تعطى علاقة الكلفة على النحو التالي [15]:

$$\text{Cost} = \text{Area}(\mu\text{m}^2) \times \text{Latency}(\text{Clock Cycle})$$

الجدول(3): خصائص التصميم السابقة المقترحة لداره الجامع الطارح الكامل

النوع	الكلفة $\mu\text{m}^2 \cdot \text{clk}$	عدد الطبقات	المساحة μm^2	التأخير (clk)	عدد الخلايا	العام	التصميم
coplanar	1	1	0.5	2	399	2017	[1]
Logical	0.49	1	0.28	1.75	228	2017	[22]
coplanar	0.11	1	0.11	1	82	2019	[21]
Multi-layer	1.8	3	0.6	3	90	2017	[23]
Multi-layer	0.078	3	0.039	2	52	2015	[24]
Multi-layer	0.015	3	0.03	0.5	38	2019	[21]
Logical	0.24	1	0.08	3	66	2018	[25]
Coplanar	0.061	1	0.061	1	59	2021	[2]
Multi-layer	0.051	3	0.051	1	54	2021	[2]
Multi-layer	0.11	3	0.11	1	91	2023	التصميم المقترح الأول
No cross	0.045	1	0.06	0.75	48	2023	التصميم المقترح الثاني

إن مقياس الخلية المستخدم في تصميمينا المقترحين هو 18X18 nm وتتيح النسخة QCADesigner-E من المحاكي تحديد حجوم أصغر ك 16X16 nm و 14X14 nm وتبقى نتيجة المقارنة نفسها باستخدام المساحة نفسها للخلية الكمومية. يحقق التصميمين المنطقيين الوظيفة المنطقية نفسها ولهما نفس التصميم البنيوي ولكن الاختلاف الأساسي هو بناء التصميم الثاني على ثلاث طبقات .

٦ - الاستنتاجات والتوصيات:

إن أبرز ما يميز تصميمنا المقترح الأول هو إمكانية عمله كدارة جامع أو طارح بالاعتماد على مدخل التحكم $\overline{\text{add}}/\text{sub}$ بحيث تعمل كدارة جامع كامل أو دارة طارح كامل حسب الوظيفة المطلوبة وهذا ما لا تقوم به أي من التصاميم السابقة المقترحة لدارة الجامع الطارح التي تعطي خرج خاص بالحمل وخرج خاص بالاستعارة أي تنجز الوظيفتين معاً في كل مرة حتى عند عدم الحاجة لأحدهما ويتميز هذا التصميم بمساحة منخفضة نسبياً لا تتجاوز $0.11\mu\text{m}^2$.

يتميز التصميم المقترح الثاني بأنه يحقق مساحة منخفضة $0.06\mu\text{m}^2$ وتأخير منخفض 0.75 clk باستخدام طبقة واحدة فقط وبدون استخدام أي نوع من أنواع الجسور وعدد خلايا صغير (48) خلية فقط مما يمثل كلفة أخفض من جميع التصاميم السابقة وحيدة الطبقة لدارة الجامع الطارح الكامل ويعود سبب ذلك إلى أمثلة عملية التوصيل واستخدام توابع منطقية مختزلة واستخدام تصميم مثالي لبوابة ال XOR .

٧ - المراجع

- [1] KAINPOUR,M;NADOOSHAN,R 2017 Novel 8-bit reversible full adder/subtractor using a QCA reversible gate Journal of Computational Electronics,Vol.16,No.2,459-472.
- [2] GUPTA,N;PATIDAR,M 2021 Efficient design and implementation of a robust coplanar crossover and multilayer hybrid full adder-subtractor using QCA technology The Journal of Supercomputing,1-23.
- [3] MAJEED,A;ALKALDY,E;ABERMANY,S 2019 An energy-efficient RAM cell based on novel majority gate in QCA technology SN Applied Sciences,Vol.1,11,1-8.
- [4] TIWARI,R;BASTAWADE,D;SHARAN,P;KUMAR,A 2017 Performance Analysis of Reversible ALU in QCA Indian Journal of Science and Technology,Vol.10,No.29,1-5.
- [5] DAS,J;DE,D 2016 Optimized multiplexer design and simulation using quantum dot-cellular automata,Indian Journal of Pure & Applied Physics,Vol.54,No.12,802-811.
- [6] HASHEMI,S;NAVI,K 2012 New robust QCA D flip flop and memory structures Microelectronics Journal,Vol.43,No.12,929-940.
- [7] AHMAD,F;BHAT,G;KHADEMOLHOSSEINI,H;AZIMI,S;ANGIZI,S 2016 Toward single layer quantum-dot cellular automata adders based on explicit interaction Journal of Computational Science,Vol.16,8-15.
- [8] MOUSAVI,H;KESHAVARZAIN,P;MOLAHOSSEINI,A 2016 A novel fast and small XOR-base full-adder in quantum-dot cellular automata Applied Nanoscience,Vol.16,8-15.

- [9] Alioto,M;PALUMBO,G 2002 Analysis and Comparison on Full Adder Block in Submicron Technology IEEE TRANSACTION ON VERY LARGE SCALE INTEGRATION(VLSI) SYSTEMS,Vol.10,No.6,806-823.
- [10] ZOKA,S;GHOLAMI,M 2019 A novel efficient full adder-subtractor in QCA nanotechnology International Nano Letters,Vol.9,No.1,51-54.
- [11] LENT, C; BERNSTEIN, G 1993 Quantum cellular automata. Nanotechnology.USA, Vol. 4,No.1,49.
- [12] AMLANI,I 1999 Digital Logic Gate Using Quantum-Dot Cellular Automata Science,Vol.284,No.5412,289-291.
- [13] AHMAD,F;MUSTAFA,M;WANI,M;MIR,F 2014 a novel idea of pseudo-code generator in quantum-dot cellular automata(QCA) International Journal for Simulation and Multidisciplinary Design Optimization,Vol.5,A04.
- [14] KONG,K;SHANG,Y;LU,R 2009 An Optimized Majority Logic Synthesis Methodology for Quantum-Dot Cellular Automata IEEE Transaction on Nanotechnology,Vol.9.No.2,170-183.
- [15] ADELNIA,Y;REZAI,A 2019 A Novel Adder Circuit Design in Quantum-Dot Cellular Automata Technology International Journal of Theoretical Physics,Vol.58,No.1,184-200.
- [16] HASHEMI,S;NAVI,K 2014 Designing quantum-dot cellular automata circuits using a robust one layer crossover scheme The Journal of Engineering,Vol.2014,No.3,93-97.
- [17] BILAL,B;AHMED,S 2018 Quantum Dot Cellular Automata:A New Paradigm for Digital Design International Journal of Nanoelectronics and Materials,Vol.11,No.1,87-98.
- [18] ARALIKATTI,S 2020 QCADesigner: A Simulation and Design layout Tool for QCA based Nano Domain Computing Architectures Proceedings of the Second International conference on Inventive Research in Computing Applications(ICIRCA-2020),1042-1046.
- [19] 10 september.2019. <https://waluslab.ece.ubc.ca/qcadesigner/>.
- [20] VERMA,R;MEHRA,R 2014 CMOS Based Design Simulation of Adder/Subtractor Using Different Foundries Proceedings of National Conference on Recent Advances in Electronics and Communications Engineering,Vol.2,No.1,22-27.
- [21] SADEGHI,M;NAVI,K;DOLATSHAHI,M 2019 Novel efficient full adder and full subtractor designs in quantum cellular automata The Journal of Supercomputing,1-15.
- [22] Taherkhani,E;MOAIYERI,M;ANGIZI,S 2017 Design of an Ultra-Efficient Reversible Full Adder-Subtractor in Quantum-dot Cellular Automata optik,Vol.142,557-563.
- [23] BARUGHI,Y;HEIKALABAD,S 2017 A Three –Layer Full Adder/Subtractor Structure in Quantum-Dot Cellular Automata International Journal of Theoretical Physics,Vol.56,No.9,2848-2858.
- [24] HAYATI,M;REZAEI,A 2015 Design of novel efficient adder and subtractor for quantum-dot cellular automata INTERNATIONAL JOURNAL OF CIRCUIT THEORY AND APPLICATION,Vol.43,No.10,1446-1454.
- [25] SALIMZADEH,F;HEIKALABAD,S Design of a novel reversible structure for full adder/subtractor PhysicaB,Vol.556,163-169.